Aleksan

Не могу порадоваться сам и порадовать Вас, но у Интела появился соперник во всех сегментах...

Мир компьютерных технологий повидал много "сражений" на своем веку. Дабы оказаться лучшими, непримиримые компании буквально вгрызаются острыми, словно меч самурая, "клыками" друг в друга. Под крики "no pasaran" и размахивание до боли похожими друг на друга патентами и наработками перед взором пользователя предстает завораживающая картина, именуемая конкуренцией. И, пожалуй, одним из интереснейших и одновременно жестких противоборств является, по сей день, борьба двух процессорных гигантов – Intel и AMD, самым свежим оружием которым служат остро заточенные флагманские 45-нанометровые архитектуры Nehalem и Barcelona.

http://www.tehnari.ru/imagehosting/2...e4c0adac11.jpg
Nehalem & Core i7

Со времени выхода не совсем удачного Pentium 4 разработчики Израильского отделения в Хайфе, чуть уступая скорости света, "состряпали" новую архитектуру 65-нанометровых процессоров. Нелегкая работа закончилась успешно, и новая архитектура Conroe (основанная на переработке ноутбучного Pentium M) вернула Intel статус самых гламурных и производительных CPU в галактике. Последующий 45-нанометровый "*****" всего лишнего с превращением Core (режим "тик") в Penryn (режим "так") только укрепил позиции "синих" (здесь автор имеет в виду концепцию Intel "тик-так", когда сперва в отработанный техпроцесс производства внедряется новая архитектура, а затем, доработанная архитектура переводится на более тонкий техпроцесс производства – прим. ред.). Ставка на двуядерные модели сыграла, а на четырехъядерные процы крапленых карт не хватило.
По мере "количественного" развития компания столкнулась с рядом проблем. Дабы опередить лучшую "подругу" AMD, вначале были рождены сиамские "камни", таящие два двуядерных кристалла под металлической крышкой. Но малый кэш второго уровня, исчерпавшая весь свой пропускной потенциал шина FSB и успешные серверные процессоры Opteron (Shanghai) заставили разработать новую, инновационную архитектуру процессоров Intel (если бы не чудовищное отставание AMD в области кремниевых технологий, то Intel снова могла бы попасть в ситуацию, как с Pentium 4 – прим. ред.). Так появились Intel Nehalem (снова режим "тик") – процессоры с большой буквы "П". Строение кремниевых творений на первый взгляд сильно напоминает детище основных конкурентов из Саннивейла: Intel перешла к полноценным четырем ядрам, трехуровневой системе разделения кэш-памяти и внедрила непосредственно в "камень" контроллер памяти в совокупности с "широким" интерфейсом QPI. Появилась пропавшая без вести в Penryn’ах технология многопоточности SMT (Simultaneous Multi-Threading), основанная на переработке технологии Hyper-Threading, используемой еще в процессорах семейства Northwood. Как всегда, архитектура обзавелась очередными инструкциями SSE. Данные новшества потребовали хорошего изменения конвейеров, блоков и буферов.

Кэшируй буфера!

Начать анализ Nehalem-архитектуры стоит с общего для всех ядер кэша третьего уровня – отныне незаменимого помощника в согласовании информации "близнецов". Именно L3 резервирует большинство из 731 миллиона транзисторов 45-нанометрового процессора. Если семейство Conroe и Penryn довольствовались исключительно SRAM второго уровня, то с увеличением количества ядер стало необходимым использовать общую и достаточно объемную память. Любое из четырех "попрошаек"-ядер ЦПУ может "воровать" данные друг у друга, что необратимо приведет к увеличению задержек, уменьшению пропускной способности внутренних шин и множеству проблем по арбитражу используе мой информации. В связи с такими отрицательными последствиями каждому ядру выдали по 256 килобайт кэш-памяти второго уровня, сократив тем самым задержки приблизительно на 60 процентов в сравнении с Penryn (10 тактов вместо 15).
Наша же гостеприимная общая L3-SRAM для соединения частей CPU друг с другом обзавелась 8 мегабайтами памяти. Если необходимые ядру данные отсутствуют в кэше третьего уровня, то они отсутствуют и в других уровнях остальных ядер (инклюзивная работа L3). Следовательно, нет необходимости "ковыряться" в чужой песочнице. И наоборот, если данные присутствуют в других ядрах, то в общей кэш-памяти будет присутствовать адрес этих данных размером четыре бита на строчку памяти. В результате взаимосвязь ядер усовершенствовалась, а пропускная способность увеличилась до 40 тактов за единицу времени. Небольшой проблемой является объем получаемого "бэкапа" от нижних уровней. При L1, равном 64 килобайта (так называемые L1I-cache и L1D-cache по 32 килобайта каждый), получаем 64*4 + 256*4 = 1280 килобайт (1.25 Мбайта) адресного пространства, отъедаемого у кэша третьего уровня. Раз уж заговорили об L1, стоит отметить, что он не претерпел никаких изменений. Производительность осталась на том же уровне – 16 байт за такт. В сравнении с "камнями" Deneb, имеющими скорость 32 байта плюс уменьшенное количество декодеров, процессоры Nehalem могут уступать в обработке 64-битных инструкций.
Во время выполнения операций процессор работает с виртуальным адресом памяти (за счет чего повышается выделение физической памяти под нужды программы). Каждый доступ к кэш записывается в таблицу, размер которой позволяет хранить ее в основной памяти или даже скидывать часть таблицы на жесткий диск. В результате перевод адресов превратился бы в настоящую рутину. Для быстрой работы используют специальную кэш-память – TLB (Translation Lookside Buffer). Она хранит адреса и напрямую передает их процессору для работы. Такой буфер используется уже давно, но в Nehalem TLB имеет два уровня (Conroe имел кэш первого уровня размером всего в 16 записей): TLBL1D (64 записи для небольших адресов и 32 записи – для больших) и TLBL1I (128 записей для маленьких страниц и 7 для крупных). Level 2 может хранить в себе до 512 записей маленьких страниц. Данные из кэша второго уровня доставляются на обработку гораздо дольше, чем из первого, что говорит о настроенности процессоров Nehalem обрабатывать большие массивы информации (первоочередная необходимость серверных систем).
Для повышения производительности памяти CPU Intel усовершенствовала невыровненный доступ (выровненным считается доступ к адресам, равный одной строчке кэша, то есть 64 байтам) к памяти за счет специальных инструкций. В архитектуре Core невозможность обработки такого типа данных приводила к возникновению нескольких операций в декодере и моментальному снижению пропускной способности памяти (генерация наложенных друг на друга строчек кэша осуществлялась на 10-15 тактов медленнее). Усовершенствовался и механизм предсказания доступа к памяти (за счет увеличения блоков предварительной выборки).

Виртуальное размножение

"Новое – хорошо забытое старое или иногда они возвращаются", – такими вот крылатыми выражениями вполне можно описать появление в процессорах Nehalem технологии Simultaneous Multi-Threading. Затраты по внедрению популярной некогда виртуальной симуляции ядер процессора минимальны, и инженеры Хиллсборо (именно там "родилась" новая архитектура) решили вернуть Hyper-Threading в стан кремниевого "отряда".
Чем больше исполнительных блоков и "толще" CPU (больше уровней конвейера), тем тяжелее распараллелить нагрузку. Новые процессоры Core i7 используют 6 исполнительных блоков, каждый из которых может производить одновременно три вычисления и три обращения к памяти. При выполнении перечисленных операций используются не все блоки. В результате чего в работе "камня" появляются холостые такты (их еще называют "пузырями"). Для излечения "пузырьковой болезни" применяют упомянутую выше технологию. Превращение одного физического ядра в два виртуальных осуществляется за счет дублирования регистров (кэш и исполнительные блоки остаются неизменными). Если потоки выполняют различную работу, то прирост производительности будет впечатляющим. Если же два "ручья" будут обрабатывать одни и те же данные, незамедлительно произойдет снижение быстродействия. Как говорится, флаг в руки программистам! Но стоит помнить, что в Nehalem’е потоки каждым ядром создаются не одинаковыми (данное обстоятельство имеет место в процессоре Xenon игровой консоли Xbox 360 и не вызывает особых проблем при оптимизации игр).
По сравнению с четвертым "Пнем" улучшение Hyper-Threading’а осуществляется за счет изменения размера буферов (во избежание эффекта "бутылочного горлышка"). Отныне буфер хранения имеет 32 записи (у Conroe – всего 20), а буфер чтения – 48 записей (против 32 у 65-нанометровых процессоров). Изменился и буфер порядка команд. Отслеживание всех выполняемых инструкций выполняется со 128 записями, а не с 96, как у представителей CPU устаревшей архитектуры. Инструкции, кстати, расширились до версии 4.2. Усовершенствованный SSE (Super Shuffle Engine) теперь поддерживает семь новых команд. Среди них четыре по обработке строк (арифметическое сравнение между возможными парами полей обеих строк) и по одной для подсчета CRC32 (накопление значения CRC32 8-, 16-, 32- и 64-битного аргумента), POPCNT (Population Count – подсчет числа единичных бит, используемый в технологиях распознавания голоса и определения последовательности белков в молекулах ДНК) и векторных примитивов PCMPGTQ.

Aleksan

Все в себя!

Еще одним новшеством, аналогичным процессорам AMD K10, является встроенный контроллер памяти. Но если Barcelona эксплуатирует два 64-битных контроллера DDR2, то Nehalem – целых три контроллера DDR3 с максимальной пропускной способностью 32 гигабайта в секунду. Использование данного новшества опять же подтверждает настроенность Intel составить жесткую конкуренцию "микродевайсерам" (и Opteron’ам в частности) в серверном сегменте. С добавлением еще одного "камня" в систему пропускная способность теоретически увеличивается пропорционально увеличению количества CPU. Правда, не стоит забывать про конфигурацию NUMA (Non Uniform Memory Access), которая распределяет доступ к памяти в зависимости от того, где находятся данные (в кэше или ОЗУ). Информация, поступившая из оперативной памяти, может "застрять" в QPI. Применительно же к настольным решениям использование встроенного контроллера памяти в совокупности со скоростной шиной дает до 70% прироста производительности в зависимости от выбранного приложения и операционной системы.
Еще одним микроконтроллером (хотя он забирает для своих нужд ни много ни мало 200 миллионов транзисторов), встроенным непосредственно в кристалл, является ненаглядный PCU (Power Controller Unit). Он управляет включением/отключением неиспользуемых ядер и постоянно мониторит температуру и энергопотребление оных. В результате чего (по словам Intel) потребление энергии нефункционирующих частей процессора практически равно нулю. С появлением встроенного микроконтроллера Nehalem обзавелся функцией Turbo (используемой также в мобильных процессорах Centrino), способной автоматически разгонять ядра процессора, если температурный режим позволяет безопасно повысить частоту (своеобразный антитроттлинг). Процессоры Intel Core i7 экстремальной серии с включением данной фичи увеличивают множитель ядра на две единицы.
На фоне целого ряда преобразований и инноваций передняя часть кристалла выглядит слегка "обделенной". Разработчики не совершили революцию (как это было с переходом от NetBurst к Penryn), а лишь доработали уже имеющиеся три сложных и один простой блоки декодирования. К функции слияния макроопераций (Macro-ops Fusion) для 86-битных инструкций добавилась поддержка еще и 64-битных (что очень полезно для серверов). Обновился буфер Loop Stream Detector (LSD), отвечающий за отключение и заполнение микрооперациями первых ступеней конвейера в момент определения цикла. Процессоры Core 2 обладали восемнадцатью 86-битными инструкциями. Nehalem же способен вместить на десяток больше – 28 инструкций. К тому же LSD покинул свое привычное место за ступенью выборки инструкций и телепортировался за ступени декодирования, что дает возможность буферу отключать гораздо большее число конвейеров. Не смогли укрыться от апгрейда блоки предсказания ветвлений и буфер RSB (Return Stack Buffer – хранение адреса возврата функций). Первый обзавелся двумя уровнями: с быстрым доступом (остался идентичным архитектуры Penryn) и медленным, позволяющим использовать массивные таблицы для хранения всех ветвлений. Второй обзавелся системой переименования адресов, дабы буфер не переполнялся и не приводил к ошибочным ветвлениям.
Nehalem на практике

Ливерпульские разработчики постарались на славу! Nehalem – хорошо спроектированная, производительная и многообещающая архитектура, весь потенциал которой раскроется лишь с переходом на 32-нанометровые процессоры Westmere ("так"-поколение). А пока же 45-нанометровые процессоры Core i7 (Bloomfield) только подтверждают провозглашенные тезисы, обладая рядом особенностей:

1. Интеловский "камушек" имеет 1366 контактов LGA, что вынуждает пользователей покупать новую материнскую плату. Пока Core i7 поддерживают мамки только на X58-чипсете. К тому же три встроенных контролера памяти будут функционировать только с DDR3. В итоге получается, что смена CPU приводит к замене практически всех комплектующих и большой трате денежных средств (что многих и останавливает).
2. Воскресшая на ровном месте технология Hyper-Threading принесет неплохую пользу в "заточенных" под многопоточность приложениях (например, в 3DMark Vantage).
3. Контроллер PCU позволит неплохо сэкономить энергию для тех, кому не требуются столько мощности от Nehalem-процессоров. И наоборот, геймеры и энтузиасты смогут получить дополнительный запас производительности, используя турборежим.
4. Так как Intel отказалась от устаревшей FSB, а потоки данных из памяти только увеличились, новые процессоры (для сохранения высокой частоты) используют большие множители для своей работы.
5. Встроенный контроллер памяти заставил перейти процессорного титана к новому способу ее питания. Теперь кроме обычного напряжения памяти присутствует дополнительное, сниженное в два раза, напряжение. Изменение в большую сторону основного напряжения приводит к незамедлительному повышению дополнительного напряжения, что при неосторожном использовании настроек может привести к выходу из строя всего процессора. Хитрющая Intel оградила себя от возможных претензий и сертифицировала только планки ОЗУ, функционирующие с напряжением не выше 1.65 В. Использование остальных модулей оперативной памяти приводит к отказу от 5-летней гарантии на CPU. Позднее эти ограничения были несколько смягчены (до 1.85 В).
6. Интерфейс QPI связывает память с его контроллером через делитель. Контроллер памяти работает на собственной частоте, как минимум удвоенной относительно частоты QPI. Следовательно, увеличив на пару уровней (один уровень равен 200 МГц) шину, можно ускорить и контроллер. Правда, придется подать ощутимо больше напряжения на процессор.

Сравниваем "покрышки"

То, что шина FSB (Front Side Bus) доживает свои последние денечки, стало известно с появлением первых 4-ядерных процессоров семейства Penryn. Ядрам CPU приходилось делить интерфейс не только на передачу данных ОЗУ, но и обеспечивать согласование информации, хранящейся в ячейках кэш-памяти. Слышимый отовсюду треск FSB разработчики еле успевали заглушать использованием более быстрых интерфейсов (последняя версия шины функционировала на частоте 1600 МГц). Но с выходом архитектуры Nehalem наладкой взаимоотношений процессора с чипсетом и оперативкой занялись встроенный контроллер памяти и новая шина QPI (Quick Path Interconnect), разработчиком которой изначально является американская фирма DEC.
Изобретение впервые нашло применение в 1995 году (так что слово "новая" применимо с легкой натяжкой) в 64-разрядных RISC-микропроцессорах Alpha AXP. Многие работники Массачусетской компании впоследствии перебрались в Intel. Так что появление на CPU-сцене QPI – неудивительно. Итак, Quick Path Interconnect – это двойная 20-битная последовательная шина типа "точка-точка". Полоса в 16 бит используется для передачи данных, а оставшиеся 4 – для исправления ошибок и системной информации. При таком раскладе получаем пропускную способность 12.8 гигабайт за одну секунду в одном направлении (6.4 миллиардов передач в секунду). FSB же с 64-битной шириной пропускания выдает всего 12.8 Гбайт/сек в два направления для чтения и записи (плюс затраты на согласования инфы в кэше). Теоретически двойное превосходство нового интерфейса может реализоваться лишь при хорошо согласованных режимах чтения и записи. К тому же QPI используется исключительно для связи с ОЗУ, отдавая управление переноса данных внутри "камня" контроллеру памяти.
Другой высокоскоростной интерфейс типа "точка-точка" применяется в процессорах AMD и чипсетах NVIDIA nForce. Это хорошо известная шина HyperTransport (разработчиками которой являются IBM, HP, Sun, Cray, NVIDIA и, конечно же, AMD), эволюционировавшая с использованием Phenom’ов до третьей версии. С увеличением рабочей частоты увеличилась максимальная пропускная способность. Теперь при 2600 МГц скорость передачи данных в одном направлении повысилась до 20.8 Гбайт в секунду. Это быстрее на 85 процентов HT 2.0, и на те же 85% быстрее QPI.
Интересна функция динамического конфигурирования шины. Имея 16 бит, можно моментально (без перезапуска) превратить их в две шины по восемь, и так далее, вплоть до 2-битных шин (полезное свойство для соединения многопроцессорных систем). Еще одной технологией, приносящей пользу компьютерам с несколькими процессорами, является технология передачи информации на дальние расстояния AC/DC. Режим AC используется вместо старого режима DC при обнаружении соответствующей обвязки транзисторов. Разработчикам удалось создать метровую шину, передающую данные без снижения производительности.

Aleksan

Barcelona & Phenom II

Как ни странно, но правильность тенденций развития процессоров AMD отчетливо показывает архитектура Nehalem. Переход к размещению всех четырех ядер на одном кристалле, трехуровневому кэшу, использованию внутреннего контроллера памяти и толстенной шины QPI в интеловских "камнях" говорит о верном мышлении инженеров канадской компании. Данные архитектурные веяния использовались в первых процессорах Phenom (Agena), но малая скорость работы с целыми числами (в особенности при использовании поточных SSE), низкая производительность кэша второго уровня, проблемы с TLB степпинга B2 (при стопроцентной загрузке "камень" терял стабильность), малый L3-кэш и 140 ватт типичного допустимого тепловыделения TDP, омрачили выход нового семейства на свет Божий. Проблема зависания CPU решилась выпуском специальной заплатки для BIOS’ов материнских плат, отключающей нездорово функционирующие блоки. Как результат, в некоторых приложения имело место снижение и без того малой производительности на 10-20%, а в программах, чувствительных к пропускной способности памяти – до нескольких с лишним раз!
Последующие Agena со степпингом B3 (и маркировкой оканчивающейся на "50") имели исправленный буфер TLB. Еще одной важной проблемой являлось создание 65-нанометровых кристаллов с четырьмя ядрами на борту. Большая доля выпуска бракованных изделий заставила "поселить" на полках компьютерных магазинов трехъядерные модели Barcelona (с забавными рекламными слоганами для собранных конфигураций: "три ядра – три "гига"!"). Penryn, в синих трусах, нокаутировал K10 в первом же раунде и на первой минуте своими Yorkfield’ами. Тем не менее, наученная горьким опытом марка Phenom, переродившаяся во втором поколении, является усовершенствованной линейкой CPU и продолжателем перспективной архитектуры Barcelona. Инженеры снабдили кристалл площадью в 258 кв.мм 758 миллионами транзисторов (что на 26 миллионов больше, чем у Core i7) и предрекли 45-нанометровому "чуду" звездность.
Дело в том, что псевдоним новых процессоров Deneb – это название самой яркой и большой звезды в созвездии Лебедя. В совокупности с коллегами по цеху, Альтаиром и Вегой, триада образует летне-осенний треугольник, видимый лишь в северном полушарии. Землянам же предлагают купить кусочек "звезды" за символические звезднополосатые единицы .
Популяризации нашего кремниевого "солнца" в масштабах планеты в первую очередь должен способствовать столь любимый игровыми движками кэш. Большую часть кристалла занимает именно он – Deneb’ы имеют 8 мегабайт SRAM-памяти. Более тонкий техпроцесс позволил разместить на кремниевой подложке 6 Мбайт общего кэша третьего уровня (функциональность которого абсолютно идентична Nehalem’овским "камушкам"), сравни с Phenom I и его "огрызком" в два мегабайта. Каждое ядро оснащено 512 Кбайт L2 и 64 Кбайт L1 (разделенных пополам на кэш инструкций и кэш данных, аналогичных интеловским TLB-уровням со 128 записями маленьких адресов и 32 – больших).
Новые процессоры получили еще один буфер предвыборки. Он находится в контроллере памяти и напрямую связывается с кэшем первого уровня. Так называемый DRAM-буфер внимательно следит за запросами к оперативной памяти и отбирает те, которые могут понадобиться в будущем. Для этого ему выделили 30 строк кэша. В результате быстродействие TLB несколько увеличивается. Также дополнительный блок предвыборки может выступать в роли еще одной, пятой в кристалле, Translation Lookside Buffer памяти. AMD провела расширение интерфейса между L1 и SSE регистрами. Теперь кэш данных может совершать две 128-битные SSE-загрузки, что вдвое больше, нежели у процессоров K8. Такому же расширению подвергся интерфейс между L2-кэшем и встроенным контроллером памяти, позволяя передавать сразу по 128 бит двоичных нулей и единиц. SSE-расширение обзавелось новыми возможностями. Каталонские инструкции MOVNTSD и MOVNTSS отвечают за расчет скалярной потоковой выгрузки, а EXTRQ и INSERTQ – за маскирование и сдвиг команд. Инструкции типа MOV, вместе с ранее внедренными CALL-, RET-Imm-, LZCNT-(Zero Count) и POPCNT-инструкциями, отныне относятся fastpath-инструкциям (микрокоды, проходящие через встроенный в процессор fastpath-декодер с большей скоростью), оптимизирующим байпасный стек SSO (Side Stack Optimizer – сумматор, обрабатывающий x86 операции стека, подобно технологии Dedicate Stack Manager в архитектуре Conroe). В результате скорость деления целых чисел заметно увеличивается.
http://www.tehnari.ru/imagehosting/2...e4d47be735.jpg

Aleksan

Память у AMD

На данный момент процессоры Phenom II используют два 64-битных контроллера памяти DDR2 и шину HyperTransport 3.0 (предшественник K8 обладал одним 128-битным контроллером и HT 2.0). Но, возможно, в момент прочтения этой статьи на рынке будут представлены "камни" с поддержкой третьего поколения динамической памяти под новый AM3-сокет. Так вот, процессорный гигант усовершенствовал эти контроллеры памяти, используемые в первых "Феньках". Вместо моментальной записи сразу же после прихода команды из ОЗУ, они записываются в отдельный блок, по заполнении которого контроллер начинает выполнять их последовательно друг за другом. Имеет место значительное повышение пропускной способности и уменьшение задержек при чтении/записи данных. С приходом DDR3 контроллер памяти будет работать подобно Nehalem’овскому. Наконец-то процессоры компании трех зеленых букв обзавелись быстрой, непоследовательной загрузкой/выгрузкой команд, подобно той, что используют процессоры Intel еще с появления Core-архитектуры. Отныне Deneb контролирует загрузку и выгрузку, выставляя свои приоритеты. "Камни" K10 сначала вычисляют параметры выгрузки (до трех выгрузок за такт, по каждой на блок AGU), а затем производят загрузку адресов. В результате ошибки и последующий сброс целого конвейера сводятся к минимуму. И последнее новшество касается технологии виртуализации. Используя поддержку аппаратного ускорения Nested Paging и установив соответствующий режим бита, Barcelona легко устраняет "теневые" страницы, мешающие гипервизору функционировать быстрее. Оставшиеся "чистые" данные переносятся в TLBL1D, что дополнительно увеличивает скорость виртуализации.
Deneb на практике

AMD проделала неплохую работу по доведению до ума уже используемой архитектуры. Процессоры Phenom II превосходят старших 65-нанометровых сородичей в зависимости от приложения в среднем на 25 – 30 процентов, а это говорит о заметном прогрессе. К тому же у Deneb нет проблем с совместимостью: встроенный 64-битный контроллер позволяет использовать до 8 Гбайт DDR2-памяти. Покупка "камня" не обременит проблемами взаимозаменяемости владельца материнской платы с AM2+ сокетом (потребуется лишь перепрошивка BIOS’а). "Камушки" канадцев стоят привычно дешевле своих оппонентов в лице Core i7. Топовый Phenom II X4 940 с частотой ядра 3 ГГц обойдется счастливчику, избежавшему рыночных наценок в эпоху кризиса, приблизительно в $250. Для CPU под DDR3 волей-неволей придется приобрести плату с AM3-сокетом и набором логики AMD790GX/SB700 (надеюсь, NVIDIA скоро подключится к созданию производительных чипсетов (ой, лучше не надо! – прим. ред. .
Не может не радовать возрождение конкуренции в сегменте экстремального разгона. Инженеры из Санта-Клары наконец-то настроили "компас" в сторону энтузиастов. Вторые Phenom’ы показывают (извиняюсь за тавтологию) феноменальные результаты: побит предел стабильных 6 гигагерц при напряжении 1.95 вольт (для топовых Agena Black Edition отличным результатом считался порог в 3–3.3 гигагерца, и лишь единичные "уникумы" могут достичь 4 ГГц). При этом снижение частоты HyperTransport способствует заметному уменьшению "колдбага", а при частоте 1 ГГц его нет вообще (что говорит о дальнейшем потенциале криогенного разгона). На воздухе 940-й спокойно держит 4 ГГц при напряжении 1.58 В. Advanced Micro Devices возвращается на оверсцену, и нашим "криоголикам" (DeDaL’у, NeoForce’у, Pofigist’у и другим) прибавится интересной работенки .


"Железо"