Технический форум - Бесплатная программа, генерирующая плату с разводкой из модели на языке VHDL

Технический форум (http://www.tehnari.ru/)

Бесплатная программа, генерирующая плату с разводкой из модели на языке VHDL

Здравствуйте.

Подскажите, пожалуйста, существует ли бесплатная программа, которая по логической модели цифровой платы на языке VHDL генерирует саму плату с транзисторами и разводкой и визуализирует её?

===
Качество генерации (избыточность элементов) и используемая элементная база не важны.

Из

Цитата:

entity add1 is
port (b1, b2 : in bit;
c1, s1 : out bit);
end add1;

architecture struct_1 of add1 is
begin
s1 <= ((b1 and (not b2)) or ((not b1) and b2));
c1 <= b1 and b2;
end struct_1;

и т.д.

Цитата:

diy-circuits.com/files/147/amrecpcb3d_orig.gif

Скорее всего нет.

Но по программе на языке VHDL автоматически можно построить логическую схему, если программа не содержит некоторые специфические инструкции, например, циклы с изменяемыми индексами и т.д. (проверял в бесплатной версии программы Altera Quartus II 13.1)